Ja osobne se priklanim k reklame a WOW teprve v okamziku az mam hotovo a vim, ze se nic nepos..e, kolik to bude stat a kolik kusu jsem ochoten vyrobit. Tim nechci rict, ze to nedopadne, ale radeji praci v klidu, nez pod tlakem s 50 maili denne.
Zase, ked viem, ze ludia prejavuju zaujem, dozaduju sa informacii su nadseny z mojej prace, je to pre mna povzbudive a tesim ma, ze moja praca ma zmysel. To, ze sa projekt dostava viac do povedomia, nie je na skodu, tak isto postupoval aj Dennis pri Minimigu. Je pravda, ze tlak zacina stupat, ale na to mam tiez recept mozem sa odmlcat na nejaky cas, horsie je ked ten tlak je doma, kto ma rodinu vie o com hovorim. Tu je najdolezitejsie domaca pohoda a pochopenie partnera, co nie je vzdy easy. Nastastie tych negativny impulzov nie az tak vela
Boboo & zz_indigo:
som rad, ze aj v malom Ceskoslovensku sa najdu sikovni ludia ako vy, ktori dokazu a su ochotni aj v dnesnom komercnom a konzumnom svete vyvijat pre nase oblubene retro-stroje vacsinou nerozumiem tomu, co pisete ohladom vyvoja turbokarty, ale som presvedceny, ze vysledny efekt bude stat za to!
drzim Vam palce a hlavne majte pohodu neviem inac prispiet, tak som Ti Boboo tukol aspon na Donate
Pre lepsiu stabilitu som asynchronnu zbernicu CPU signalov upravil cez "Latch". To vsak si vyziadalo urcitu dan, pretoze GAL20V8 ma obmedzeny pocet makrobuniek. Jedina cesta bola poprehadzovat vystupne piny tak aby sa jadro dalo kompilovat. Tento zasah si vyzaduje upravit aj dosku PCB, kde sa musia potrebne zmeny zohladnit. Pozitivum je, ze dosky som este nedal vyrobit. Je to vec s ktorou som neratal, do buducna sa chystam prejst na Xilinx XC9572, kde nebudem muset riesit taketo patalie. Furia uz bude dokoncena na baze Lattice GAL20V8.
Latch vo volnom preklade, zamok - zapadka. Cize signali vedeny od 28MHz CPU do A600 su filtrovane cez zamok, ten sa stara aby signal bol presne zarovnany na frekvenciu 7MHz. Tym sa docieli uplna harmonia HW Amigi a novym CPU. Pred tym som tom riesenie iba z casti, teraz je to Full Latch!
A teraz preco som to musel prekopat, ten zamok ma nejaky logicky sled (matematicka definicia) a na kazdy signal musi byt osve aplikovany. Kolko signalov tolko Latch-ov, len ten obvod kde to ma byt vsetko napchate, ma obmedzenu kapacitu a tak vznikol pruser! Tazko napchat somara do kufra, ale za urcitych okolnosti sa to da! V mojom pripade tak, ze kod nanovo prepisem s tym, ze zamenim aj piny na puzdre (Musim sa zariadit tak co mi obvod dovoli). Aby som mohol zostat pri tom obvode co som si zvolil.
Do buducna si budem musiet lepsie zvazit ake obvody budem pouzivat, asi Xilinx XC9572.
Hadam som to uz lepsie vysvetlil aj pre laikov
BTW: Mohol som sa na to vykaslat, ale Furia by sa mohla spravat tak ako Apollo - leti na hubu kedy sa mu zachce, pretoze ten timing je dobre dok*rveny.
V reci tvojho kmena: Boboo ma problemy ale nasiel riesenie. A tiez nastastie este nedal robit plosaky, treba ich prerobit. Nabuduce pouzije lepsie obvody.
Já to chápu, já to chápu, je to jasný! Jenom mi řekni, co je to ten fant!
Každopádně - když se rozhodí synchronizace 28 MHz Fúrie a 7 MHz 68000 Motoroly, tak to nutně musí dělat bordel. Takže zámek to jistí - tak to chápu já.
Uz mi len drzte palce nech v navrhu nebude nejaka chyba a bude sa to dat dotiahnut do zdarneho konca
Drzim drzim! Vidim, ze si tu dosku prekopal a prestaval na DRAM Mam otazku ake si dal parametre na VIAs? Premier prekovania a Drill v mil.? Dufam, ze po Sviatkoch budem moct aj ja poslat dosky do vyroby
musel som prekopat. Typek od ktoreho som na ebay kupil CPLD zistil ze su to ine. A mal som moznost vziat tie ine za rovnaku cenu alebo zas zhanat kym sa ovjhavia za slusnu cenu. A kedze mi ponukol namiest 5ks CPLD z 64 makrobunkamy 8ks CPLD zo 128 Makrobunkamy nebolo ocom rozmyslat.
A kedze viem ze rusi dostali ten svoj DRAM kontroler do CPLD z 32 makrobunkamy (aj z takym skoro spravnym autokonfigom) nebolo ocom rozmyslat. A vdaka velkemu mnozstvu IO pinou som nepotreboval ani dalsie externe suciastky.
Akurat som si to trosku zle odmeral a dve nozicky oscilatoru su tak ze koncia nad 8375 v A600. Ale kedze mam obojstanny plosak z prekovovanim je to lahko riesitelne.
K plosaku: vias su robene 0.3mm.
No a celkovo mam celkovo 10ks plosakou (Jeden som znicil lebo to mam tak tesne ze nieje mozne najprv dat peticu na amiga cpu a az potom CPLD. Ale neva aj tak bol nadpocetny)
Doska Furie bolai 3x optimalizovana, nakoniec vznikol dostatocny priestor aj na 3.3V stabilizator do buducna
ak by som pouzil SRAM napajane 3.3V tie su lacnejsie. Ja som si zavaril tym SmartBUS-om (MiniZorroII) navrh dosky mi to skomplikovalo, ale nevadi je tam! Pomocou neho mozene dalej natiahnut FastRAM o dalsich 8MB.
Kedze som sa chel dostat do co najmensich rozmerou a jtag pini su na svabe dost nafigu porozmiestnovane som ich vyviedol na kontaktne plosky (tie stiry obdlzniky tak volne rozhodene okolo Altery.
Umna na pripadne rozsirenie pamete a spol su urcene tie vyvody nas kraji plosaku. Pokial sa pouzije standardna SMD petica tak je polka nedostupna ale vrche 4 stacia na rozsirenie o pamete az na 6M (ale FW pocitam spravit len vo verzii 0/2/4M ram)
Komentovat